米Tileraは10月26日(現地時間)、マルチコアプロセッサの新製品「TILE-Gx」を発表した。x86プロセッサなどの汎用プロセッサとして機能するものだが、その最大の特徴は最大で100コアのプロセッサコアを内蔵したプロセッサデザインにあり、メニイコアの時代に先鞭をつける製品となるかもしれない。

Tileraは2007年に設立されたばかりのベンチャー企業で、ファブレスの半導体メーカー。同年に初のプロセッサとなる「TILE64」と、マルチコアプロセッサ環境でのプログラミングを容易にする「Multicore Development Environment (MDE)」の発表で市場デビューを飾った。同社CTOで米マサチューセッツ工科大学(MIT)教授でもあるAnant Agarwal氏はISSCCなどの半導体会議の場で何度もメニイコア化が進む業界のトレンドを喧伝しており、こうしたプロセッサをいかに設計し、効率的なプログラミングを実現していくかが重要だと訴えている。

今回発表されたTILE-Gxは16コア、36コア、64コア、100コアの4種類のプロセッサデザインが発表されており、従来プロセッサと比較してさらに消費電力あたりのパフォーマンス(PPW)を引き上げることが可能だという。TILEの名称で示されるようにプロセッサコアはタイル状にプロセッサダイに配置され、二次元の格子状に配置された配線「iMesh Interconnect」を通してプロセッサ間通信を行っている。またDynamic Distributed Cache (DDC)と呼ばれる技術を通して、個々のコアが持っているキャッシュをプロセッサ全体で共有することが可能。

TILE-GxシリーズはTSMCの40nmプロセスルールで製造され、動作クロックは1.5GHz、消費電力は10-55Wの範囲となる。前モデルのTILEProと同様にプロセッサ内にメモリコントローラやI/Oを内蔵する。64ビットプロセッサとなっており、個々のコアは32KBのL1 I-キャッシュ、32KBのL1 D-キャッシュ、256KBのL2キャッシュ、26MBのL3キャッシュを搭載している。SMID命令のサポートのほか、On-chip MiCA (Multistream iMesh Crypto Accelerator)と呼ばれる暗号化のハードウェア支援、RNG (Random Number Generator)を搭載する。またmPIPEと呼ばれるC言語でのプログラムが可能なハードウェア型パケット処理エンジンを搭載しており、ワイヤスピードでのパケットのクラス化やロードバランス処理が可能になっている。

Tileraによれば、TILE-Gxの市場ターゲットは企業ネットワークやマルチメディアなどの配信インフラ、クラウドなどでのWebサーバやアプライアンス用途での利用を想定しているという。ローエンドのTILE-Gx16は低コスト用途を、ハイエンドのTILE-Gx100はより高いパフォーマンスを必要とするアプリケーション用途を想定している。サンプルの出荷時期はTILE-Gx36が2010年第4四半期を予定しており、残る3製品もそこから半年以内にロールアウトされる予定。